淺談SIM芯片的ESD測試與設計

文章出處：http://www.jrzgy.com 作者： 人氣： 發表時間：2013年02月06日

　　當前，我國IC卡應用已經滲透到國民經濟各行各業。各個行業的IC卡應用已陸續啟動，主要涉及電信卡、社保卡、公安部身份證、衛生部健康卡、石油行業加油卡和金融業銀 行卡等諸多領域。IC卡產業的發展壯大為我國的經濟社會發展做出了巨大的貢獻。

　　IC卡目前的發展趨勢主要朝著高安全性和高可靠性方面發展。作為IC卡質量可靠性的重要指標之一，抗靜電ESD能力是衡量IC卡產品質量的重要指標。該能力目前已作為各行業強制性檢測的要求，而且抗靜電的級別有越來越高的趨勢，已經突破集成電路人體模式2000V的一般要求，如中國移動已要求智能卡至少要求滿足4000V的檢測要求。而且，ESD之后除了功能正常以外，功耗方面也要符合GSM標準的嚴格要求。因此，ESD設計仍然是各個SIM芯片廠商設計關注的重點，也是一款產品設計成敗的關鍵。

　　上海華虹集成電路有限責任公司是國內最大的智能卡芯片開發及系統解決方案供應商，連續九年蟬聯中國IC集成電路行業的前十強。本文將簡要介紹SIM芯片ESD的測試現狀以及主流的設計。

　　ESD測試模型

　　目前SIM產品的測試主要有三種模型：人體放電模式(HBM)、機械模式(MM)和帶電器件放電模式(CDM)。人體放電模式(HBM)ESD是指因人在地面走動磨擦或其它因素在人體上累積了靜電，當人碰觸到IC時，人體上的靜電便會經由IC的管腳而進入到IC內部，再經由IC放電到地去。該放電過程會在幾百毫微秒短的時間內產生數安培的瞬間放電電流，該電流會把IC內的組件給燒毀。機器放電模式(MM)ESD是指機器本身累積了靜電，當該機器碰觸到IC 時，該靜電便會經由IC的管腳放電。由于機器是金屬材質，其等效電阻為0Ω，其等效電容為200pF。其放電的過程更短，在幾毫微秒到幾十毫微秒之間會有數安培的瞬間放電電流產生。帶電器件放電模式(CDM)是指IC因磨擦或其它因素在IC內部累積了靜電，但在靜電累積的過程中IC并未受到損傷。此帶有靜電的IC在處理過程中，當其管腳碰觸到接地面時，IC內部的靜電便會經由管腳自IC內部流出來，而造成了放電的現象。

　　有些用戶關注系統級ESD測試，系統級ESD測試與HBM、MM、CDM測試模型主要有三個方面的區別：一是使芯片與其相關的終端設備作為整體進行測試，二是在帶電工作狀態下進行測試，三是通過接觸和非接觸兩種方式進行觸發電壓測試。

　　以下是2kV HBM、200V MM和1kV CDM模式的放電波形比較。雖然HBM的電壓2kV比MM的電壓200V大，但是200V MM的放電電流卻比2kV HBM的放電電流要大很多，因此，機器放電模式對IC的破壞力更大。1kV CDM模式的電流最大，放電時間最短(圖1)。

圖1：HBM、MM、CDM模式波形比較。

　　目前，ESD測試主要關注HBM模式。在電信卡第三方測試、銀 行卡第三方檢測機構的測試過程中，也都采用了電子qiang進行ESD測試。電子qiang的測試主要采用SCHAFFNER公司的NSG 435型號的電子qiang測試。但此設備主要用于系統級ESD測試，主流的ESD HBM在測試機構主要采用KEYTEK ZAPMASTER設備。這兩者測試的波形會有不同。一般情況下，電子qiang測試的ESD的電流會更大一些，因此，這將造成兩種測試結果會有所不同。有的芯片可能會出現在ZAPMASTER設備下通過8000V測試，但通不過NSG電子qiang3000V的情況。

　　圖2是8kV系統級ESD和人體模式ESD的測試波形。系統級ESD主要遵循IEC61000標準，人體模式主要采用美軍標MIL-STD883標準。

圖2：系統級ESD和器件級ESD的比較。

　　ESD設計保護電路設計

　　SIM芯片工藝也在不斷改進。CMOS的電路尺寸不斷縮小，柵氧厚度越來越薄，MOS管能承受的電流和電壓越來越小，從而工藝集成度越高降低ESD性能。但是，芯片面積和價格將成為各廠商競爭的焦點，其設計一般考慮性能和面積的平衡。SIM的觸點說明見圖3和表1。

圖3：智能卡典型封裝管腳圖。

表1：智能卡典型封裝管腳列表。

　　ESD保護原理

　　ESD 保護電路設計的目的是提供瞬間大電流的快速泄放通路，以避免工作電路成為ESD放電通路而遭到損害。為了保證各個管腳都具有ESD保護能力，每個管腳都要設計ESD保護電路。電源腳、輸入腳和輸出腳因其功能不同，ESD保護電路也不盡相同。在電路正常工作時，抗靜電結構是不工作的;在保護電路時，抗靜電結構自身不能被損壞，并防止靜電結構發生閂鎖。

　　ESD設計架構和改進

　　ESD保護電路主要在SIM的三個 PAD(RST、CLK、IO)內部(圖4)。PAD內部的ESD通路主要由連接到電源的PMOS和連接到地的NMOS兩個通道形成。二極管形成電源和地之間的保護器件。由于ESD放電的路徑可能發生在任何兩個PAD之間，如果PAD與電源之間正向放電，那么在PAD與電源之間以及電源與地之間的保護電路的性能對于抗ESD能力將起到決定性作用——不僅要泄放電源與地之間的ESD電流，還要在PAD之間形成ESD泄放的通路。其工作原理是：當電源對地有一負向ESD脈沖時，此二極管正向導通泄放ESD電流;當電源相對地有一正向ESD脈沖時，二極管反向工作，在擊穿電壓附件將電壓鉗制在一定的電位，并泄放過量的ESD電流。

圖4：典型的ESD保護電路。

　　目前在市場上存在各種各樣的不規范的讀卡器、山寨機和終端設備，這些終端的上電時序不符合7816的規范。這可能會對這種結構的SIM芯片帶來一些威脅。曾在某移動代理機構發現的一種不標準的讀卡器仍然使用C6的VPP管腳。該管腳具有3.8V電壓，在插入或拔卡的過程中，卡片的VCC腳會接觸到激卡器的C5 腳(GND)。同時，卡片的RST會先接觸到讀卡器的C6腳，這樣就會在VCC和RST之間瞬間形成反向電壓——這個電壓足以使PMOS打開并形成一個大電流，而有可能導致金絲燒斷或芯片損傷。因此，對上述結構進行更改，刪除PMOS與PAD之間的ESD放電通路(ESD放電NMOS是主要的ESD放電通道)(圖5)。當VDD接地時，該輸入PAD電壓會先經過至GND的ESD防護電路，沿GND電源流向VCC與GND之間的ESD防護電路，最后經VCC 流出IC。

圖5：改進后的ESD保護架構。

　　此外，在設計SIM ESD電路時需遵循一定的排布規則。在進行PAD排布時，各輸入PAD應盡可能地并列排放，與電源和地的距離應盡可能地短，為ESD提供有效的快速放電回路。因此，在SIM外封的5個主要PAD中，RST、CLK和IO的位置應盡可能地與VCC和GND放置較近——放電路徑越短，放電速度越快。電源和地的走線應盡可能寬，以減小走線的電阻。為了增加ESD的保護性能，可以建立二級ESD保護電路，保護輸入、輸出信號;可以在電源和地間加Power Clamp(ESD放電通道)，增強電源和地間的泄防能力。

　　最后，提醒一下在ESD在版圖中的設計要求。在工藝中，LDD(輕摻雜漏)技術、silicide(硅化物)技術和polycide(多硅結構)技術提高了CMOS的性能，但是降低了抵御ESD的能力。在版圖設計時，對 MOS漏極進行加寬處理，其目的是增加漏極電阻，迫使ESD電流到來時可以引流到其它的ESD保護管中去，分散單個ESD管子的通過電流量以達到保護作用。同時，對于ESD管子采取添加阻擋層RPO，來阻擋部分的silicide和polycide。加大柵漏極的寄生電阻，ESD大電流通過后不會因過熱而燒壞管子，從而達到保護管子的目的。

　　作者：金雁、提敏誠（上海華虹集成電路有限責任公司）